가산기

이 문서는 디지털 회로에 관한 내용을 다루는 문서입니다. 연산 증폭기를 이용한 아날로그 회로에 관한 내용은 가산 증폭기 문서를 읽어 주세요.

가산기(加算器, Adder)는 디지털 논리회로, 그 중에서도 조합논리회로(Combinational logic circuit)의 하나이다. 덧셈 연산을 수행한다.

종류

반가산기

반가산기(Half adder)는 두 개의 입력을 받아서 그 합(sum)과 자리올림수(carry-out) 를 출력한다.

반가산기의 회로도, 1개의 XOR 게이트와 1개의 AND 게이트로 구성되어 있다.

입력		출력
A	B	Sum	Carry-out
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

전가산기

전가산기(Full adder)는 두 개의 입력과 자리올림수 입력(Carry-in)을 받아 그 합과 자리올림수를 출력(Carry-out)한다. 반가산기는 하위 자리올림수를 받지 않으나, 전가산기는 자리올림수를 받아서 덧셈 연산을 한다. 전가산기를 여러 개 연결하면 임의의 자릿수에 대한 이진수 덧셈이 가능하다.

전가산기 회로도, 2개의 반가산기와 OR 게이트 1개로 구성되어 있다.

입력			출력
A	B	Cin	Sum	Cout
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

리플 캐리 가산기

이 문단은 비어 있습니다. 내용을 추가해 주세요.

자리올림수 예측 가산기

이 문단은 비어 있습니다. 내용을 추가해 주세요.

자리올림수 저장 가산기

이 문단은 비어 있습니다. 내용을 추가해 주세요.